- 杂志
 论坛 » 工业控制 » RE: 为提高IC制造良品率重新定义IC设计(ZT)
 RE: 为提高IC制造良品率重新定义IC设计(ZT)  发表于 2008-06-20 13:16:46
呢称:beibeidong
加我为好友

实例2:基于良品率的版图

 

130nm工艺时的铜特性和蚀刻效应会引起许多有关过孔和线结构的功能性问题,不过,这些问题可以借助基于良品率的版图来解决。

 

130nm是第一代“深亚波长”工艺,它的线宽和间距都要比商用蚀刻工具的波长小。亚波长蚀刻的挑战之一是线与线靠得太近,从而影响到彼此的可印刷性。通过创建“最小”和“推荐”间距的布线规则可以解决这一问题。这种基于良品率的布线要求走线分离得尽可能远些,同时又不会影响整体面积。

 

与前几代工艺采用的铝互连相比,先进的铜互连具有不同的可靠性能。铜互连会产生由许多原因引起的空隙,但热循环会使这些空隙迁移到过孔的底部,从而使过孔成为引发良品率和可靠性问题的首要因素。

 

这个问题同样可以基于良品率的版图来解决。设计师应该尽可能在同一层上走线以避免不必要的过孔。然而,当过孔绝对必需时,具备良品率意识的布局与布线工具能够插入一些冗余的孔,即在只需要一个过孔时放置两个或三个过孔。这些额外的过孔能改进成功接触的统计概率,因而可以在设计进入生产阶段之前就提高良品率。

 

目前像新思Astro这样的先进布局布线工具已经考虑到这些效应,并支持导线扩展和冗余过孔的插入。使用这些具有良品率意识的布局布线工具,设计团队可以大大改进设计性能和良品率。

 


关于我们 | 广告服务 | 企业会员服务 | 新手上路 | 联系我们 | 友情链接
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
Copyright ©2002 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
京ICP备060382号