实例3：利用普通的OPC技术降低掩模成本

 

在130nm工艺节点，为一个IC开发的掩模上的近70%地方要使用光学逼近纠正法(OPC)。这些小OPC特性主要用于“校正”硅图像，使它能更好地匹配原始设计版图的意图。新思的OPC工具Proteus采用一个特定的“容差”提供这些特性，该“容差”定义了图像与版图间的最大差别。

 

现在的标准做法是在整个芯片层上应用相同容差的OPC。出带团队一般将这个容差设置为最小值，以便创建最接近精确的硅图像。不过，并不是指定层上的每个形状都要求做这种全面的校正。例如，宽线的印刷效果就要比临界的MOSFET好得多。通常，OPC工具不具备区别这些特性的知识。结果引起宽基OPC应用的文件大小可能呈指数级增长。在图5a所示的例子中，文件超过了原始文件大小的5倍，因此会增加相应的掩模成本。

 

不过，如果设计意图能够用来创建OPC应用中的容差裕量，即用户能够完成“节俭的”OPC，那么应用最少量的OPC就能满足蚀刻目标要求。利用“设计意图”，OPC应用设计小组可以判定临界尺寸大小最有可能影响芯片性能的功能部件，在本例中是门电路。在这些功能部件上，OPC被调整到最大性能。这样可以显著减小文件规模和掩模数量。在图5b中，OPC增加的文件只比原始文件大15%，因此芯片性能不会受到很大影响。

 

除了使用OPC技术来降低掩模成本外，该“设计裕量”方法也能用来为单元和芯片版图创建改进的设计规则集，从而把龟裂变形降到最低，并定义更有价值的掩模检查标准。